一、基于LAPS的EOS接口发送电路的设计与仿真（论文文献综述）
童成伟[1]（2021）在《单片雷击防护电路设计及优化》文中研究表明雷电,是一种古老的静电放电现象。大气层中,每天可能产生800万余次的雷电事件,雷电频率高达100次/秒。雷击保护模块是一种能够将巨大浪涌信号安全屏蔽掉而并不会对任何电路产生影响的功能模块,对于一般芯片来说,可采用外挂式大功率TVS或压敏电阻进行设计。然而飞行器中存在很多种复杂的输入输出端口,一方面存在大量的焊接点导致不可靠,模块体积大等缺点,另一方面其不可能找到全部匹配的器件型号。因此,面向小型化的趋势,在芯片内部集成具有一定能力的雷击保护电路是未来飞行器发展的一种重要思路。DO-160G航空标准Chapter22中规定了直接雷击浪涌在飞行器周围由于电磁感应对机载设备的放电现象,其衡量指标包括瞬态电压、瞬态电流以及二者的比值,根据不同机载设备需求划分为5个等级、4种波形。典型的接口雷击防护方案为三级防护电路,一般对于可集成的抗雷击器件,采用TVS钳位与TBU/限流电阻作过流保护的组合成为首选。但是由于TBU器件在关断时若工作电压小于18V,将会闩锁所以,TBU无法应用于工作场景为28V的离散量接口芯片的限流处理。本文针对可集成雷击防护器件进行研究,提出了高压多晶硅制备工艺。仿真得到2.2μm厚度介质层、双槽隔离的长多晶硅结构,使得终端电场降低至5E16V/cm,并给出了28V免闩锁SCR的一种设计思路,实验测试不同面积的7.5V SCR器件,得到W=175μm、VCL=12V、It2=22A的SCR器件,拟通过SCR堆叠的方式使其满足离散量输入输出端口防护的标准,并准备为此开展后续设计及测试。进一步地,本文针对5V高速接口电路雷击防护,讨论并设计了一种新型架构的双向TVS,仿真研究阱浓度对各项指标的影响,为设计提供仿真依据。本文设计了两种单层金属布线下的版图布局,基于国内某0.5μm工艺平台,实验得到极间电容为0.55p F的双向SCR器件,仿真通过3.3Gbps下眼图验证,系统级ESD能力达到±10k V,雷击浪涌能力大于5.26A(VCL=11V)。
闫晓光[2]（2020）在《便携式生化传感器高精度检测技术研究与系统实现》文中认为生化传感器是生化检测的重要前端传感元件,主要应用于环境污染监测、生物医疗检测等领域。光寻址电位传感器（Light Addressable Potentiometric Sensor,LAPS）是一种半导体生化传感器。相比于同类型的传感器,LAPS具有结构简单、准确性高、响应速度快、可进行光寻址等优点。但是,由于环境噪声干扰、半导体晶格缺陷、调制光源波动等因素,影响了LAPS的检测精度和信噪比。因此,本文重点针对提高LAPS检测精度和信噪比的问题,提出了一种基于正交相位检波的高精度检测技术。另一方面,LAPS检测系统在小型化和集成化方面还急需改进,为此本文设计了一种便携式生化传感电路系统。本文的主要研究内容主要分为以下三个方面:1.为了克服LAPS检测精度不足的问题,本文提出了一种基于正交相位检波的LAPS检测技术。通过将LAPS输出的光电流信号分别与两路正交信号相乘,并经低通滤波器提取直流分量后做除法运算,从而获得LAPS输出信号的相位信息。本文分别介绍了借助Lab VIEW软件设计和PCB硬件设计实现该检测技术的方法。2.为了验证正交相位检波检测技术在LAPS检测领域应用的正确性,搭建了以Lab VIEW为数据处理平台,数据采集卡为核心的LAPS检测系统。本文详细介绍了该检测系统的实现方法,在该检测系统下完成了传统检测方法和正交相位检波检测方法的对比分析,并对LAPS的选择识别性进行了验证。3.为了实现LAPS检测系统在传感、检测和显示部分的一体化,解决LAPS检测系统在小型化方面所面临的问题,设计了以FPGA和ARM为核心的便携式生化传感电路系统。首先介绍了便携式生化传感电路系统的总体设计方案,然后对便携式生化传感电路系统的软、硬件设计进行了详细描述。在该检测系统下,完成了对4 cm×4 cm矩形LAPS上256点处被测物质的空间浓度分布检测。本文提出的正交相位检波检测技术运算量小且易于实现,应用该检测技术提高了LAPS的检测精度和灵敏度。通过实验分析得到,正交相位检波检测方法比传统检测方法的灵敏度提高了7 m V/p H,精度提高了14.9 mp H,信噪比增加了8.2827 d B。本文设计的便携式生化传感电路系统对LAPS检测系统的小型化研究具有重要意义。
熊寒[3]（2020）在《基于资源虚拟化区块链平台的列控密钥管理系统设计与实现》文中研究说明随着城市化进程的加快,城市轨道交通成为了众多市民出行的首选交通方式。基于通信的列车运行控制（Communication-Based Train Control,CBTC）系统保证了列车高效、有序地运行,在城市轨道交通网中得到广泛应用。无线通信技术和计算机网络技术的引入有效提高了CBTC系统的运行效率,但这些技术本身的脆弱性导致系统更易受到各方面的信息安全攻击,因此列控系统信息安全愈发受到重视。身份认证机制是保证列控系统信息安全的一项有效手段。现有的一些轨道交通安全通信协议中缺少身份认证机制,不能保证数据在传输时的安全性;少数拥有身份认证机制的协议,采用中心化的密钥管理方式,对单点故障十分敏感。区块链凭借其去中心化、不可篡改等特性广泛应用于诸多领域,基于区块链的分布式认证技术能有效解决中心化带来的问题。但现有的通用区块链系统（如比特币,以太坊等）并不是为轨道交通系统密钥管理所开发的,其系统的交易速率并不能满足密钥更新的实时性需求。针对这一问题,本文利用虚拟化与云计算技术,搭建了基于资源虚拟化的区块链平台,实现了对物理资源的虚拟化分配,在牺牲部分安全性的前提下,有效提高了区块链平台的实时性;利用设计的基于资源虚拟化的区块链平台,本文开发了一个分布式密钥管理系统,并将该系统部署在仿真的列控系统中。分布式密钥管理系统在保证列控通信数据传输安全的同时,提高了系统对抗单点攻击的能力。论文的主要研究内容如下:（1）在研究了现有通用区块链技术的基础上,设计了基于资源虚拟化的区块链平台,实现了区块链上的用户创建、交易发送、智能合约部署等操作;同时制定平台的资源虚拟化方案,利用交易分级的方式实现对区块链节点虚拟化资源的合理调配和灵活运用。（2）设计了基于区块链的列控密钥管理系统的整体框架,搭建了分布式密钥管理系统。密钥管理系统的实现内容包括基于系统架构及功能完成智能合约的编写与部署,根据密钥管理所需的密钥注册、更新、恢复与撤销操作编写Node.js交易脚本,最后设计与实现了前端的密钥显示与操作界面。（3）将分布式密钥管理系统与列控系统进行对接,根据通信链路编写接口软件,完成数据在区块链节点的准确转发。采用数字签名技术设计了列控系统安全通信协议,在数据转发的同时利用该协议实现消息的身份认证,保证数据的安全性。最后,编写性能测试软件对系统通信实时性进行评估,测试结果表明系统的通信性能不受影响。（4）利用Kubernetes云计算的关键技术实现了区块链节点的资源虚拟化。并对区块链节点进行拓展,实现云平台上区块链节点的部署与管理;通过相关接口设计实现区块链云节点与物理节点的交互,提升了资源虚拟化区块链平台下资源配置的灵活性,提高了整个分布式密钥管理系统的可拓展性。
彭煜,黄红斌,刘伟平,陈舜儿[4]（2012）在《基于FPGA的EoS系统中帧处理的改进与实现》文中研究说明根据ITU-TX.86协议的规定,设计了一种EoS系统,实现了IP数据包在基于SDH的骨干光传输网络中的高速传输。针对现有帧处理方案在帧同步时延和时钟抖动方面存在的问题,提出了改进的快速帧同步机制和时钟提取方案。采用廉价的FPGA硬件编程实现,通过电路综合与时序仿真表明,方案在缩短帧同步时延和消除时钟抖动方面具有较好的效果。
代学秋[5]（2010）在《基于EoS系统ASIC芯片中数据处理模块的验证方法研究》文中认为芯片验证是保证芯片成功的重要手段,RTL级仿真验证是芯片开发流程中必不可少的环节,只有经过充分地仿真验证,才能保证芯片设计的零缺陷,才能进行投片。EoS芯片实现了以太网报文在SDH上的传输,大大提高了数据传输的高效性和可靠性。EoS芯片中的数据处理模块DP即完成GFP/HDLC/LAPS封装、解封装业务,GFP/HDLC/LAPS技术是实现EoS的关键技术之一。要在有限的时间里对数据处理模块DP的功能、性能和可靠性进行很好地验证,必须选择最合适最高效的验证方法,制定详尽完备的验证方案。本文从DP的规格出发,在深刻理解规格的基础上,制定验证策略和验证方案。验证方法上,采用目前最流行的基于测试向量自动生成的功能覆盖率驱动的随机验证技术,利用功能强大内容丰富的E语言进行集成测试和系统测试。验证环节上,为了保证芯片的高质量,选择了单元测试、集成测试、系统测试、FPGA测试和后仿真五个环节。同时,为了保证芯片的软硬件兼容,本项目对软硬件协同验证进行研究,开发软硬件协同验证平台来保证芯片的软硬件兼容性。验证方案包括功能点提取和测试点分解,可重用验证平台的搭建计划制定,完整的功能覆盖率收集计划分析,保证了验证的完整性和有序性。根据制定的验证策略和验证方案,基于Specman E搭建了EVC验证环境,基于测试点规划编写了随机测试用例,进行了IT/ST验证,以及软硬件兼容测试,得到功能正确的100%网表,并对100%网表进行综合和STA。最后,对带有SDF反标的100%网表进行后仿真,得到功能和时序都正确的网表进行投片。本项目开发的芯片已一版成功。验证工作不仅保证了芯片的成功,同时软硬件协同验证平台也使得以后芯片开发时软硬件协同开发成为可能,这将对降低芯片开发风险和缩短项目开发周期大有裨益。
马骞[6]（2009）在《EoS中GFP封装与解封装模块的设计》文中认为随着以太网业务的迅猛发展,如何将以太网帧映射进SDH网络进行传输是城域网发展的一个瓶颈。以太网业务在进入SDH主干网传输之前,需要进行封装以解决主干网恒定速率与以太网数据传输的突发性之间的矛盾。GFP（GenericFraming Procedure,通用成帧规程）就是解决这种矛盾的一种数据封装技术。GFP技术是一种先进的数据信号适配、映射技术,通过它可以透明地将上层的各种数据信号封装,并使封装好的数据在现有的传输网络中有效传输。GFP（G.7041）做为一种链路层标准,定义了一种简单,灵活的数据适配方法,它不但可以在字节同步的链路中传送变长的数据包（Packet-Oriented）,而且可以传送固定长度的数据块（Block-Coded）。GFP提供了一种通用的机制把高层客户端的数据流适配到光同步传输网络中。客户端的数据流可以是IP/PPP、Ethernet MAC帧等变长数据包,也可以是Fiber Channel、ESCON或者其他固定速率的数据流。此外,较之同类的封装协议,如PPP/HDLC、LAPS等,GFP有如下特点:采用和ATM技术相类似的帧定界方式,减小了定位字节开销,避免传输内容对传输效率的影响;打破了链路层适配协议只能支持点到点拓扑结构的局限性,可以实现对不同拓扑结构的支持;通过引进多服务等级的概念,GFP可以实现带宽控制的简单功能。因此,GFP可以提供更高的封装效率、更高的标准化程度、更高的传输可靠性和更广泛的应用。本文是以EoS系统中GFP技术的FPGA设计为研究背景。首先,文章分析了EoS产生的技术背景,引出EoS系统中的三种封装技术。在深入分析了PPP/HDLC,LAPS及GFP三种封装技术各自特点之后,文章总结了用GFP技术封装以太网数据的优势。在比较了FPGA设计和ASIC设计的特点后,文章制定了FPGA设计方案并给出了FPGA设计流程。在此基础上,文章对EoS系统中GFP封装与解封装模块进行了详细的划分和设计,并给出了顶层模块和各子模块的仿真波形。在Xilinx公司的ISE集成开发环境中,笔者完成了添加约束和逻辑综合工作,并在文章中给出了综合结果。最后,文章总结了工作的成果和不足,展望了未来NGN的发展。本设计采用Verilog硬件描述语言,使用Mentor Graphics公司的Modelsim进行仿真,使用Xilinx公司的ISE集成开发环境完成了设计输入、Test Bench的产生、IP核的调用、添加用户约束及综合等工作。本文的主要贡献在于对目前常用的三种以太网数据封装技术进行了研究和分析比较,对EoS系统中的GFP封装及解封装模块进行了详细的设计。其中,文章使用并行数据处理技术和流水线技术提高了设计的数据处理速度。同时,在部分设计中采用了模块复用技术,降低了整体设计的面积。此外,文章对一些关键模块的设计,如单比特检错纠错模块,进行了创新,采用了适合FPGA的查找表法代替了传统的逻辑设计。
陈文涛[7]（2009）在《城域以太网若干关键问题研究》文中提出以太网在城域网中的应用,即城域以太网,是目前的研究热点,且受到业界的广泛关注。在诸多城域以太网解决方案中,全以太网的解决方案由于能够最大程度地继承以太网价廉物美的特点,被认为是最有竞争力的方案之一,但是其故障恢复和QoS方面的性能还有待提高;而在TDM网络大量铺设的现状下,基于TDM设施的解决方案是一种很实用的过渡性方案。因此,本文主要研究全以太网解决方案的故障恢复和QoS问题,以及基于现有TDM设施的解决方案中的电路设计问题。论文的主要创新成果和结论如下:1.针对全以太网的解决方案,提出了一种基于自保护生成树的快速故障恢复方案,能够实现对任意单故障的快速恢复。从理论角度证明了,该方案对生成树数目和网络拓扑的要求都达到了下限。此外,仿真结果表明,故障恢复时间为几十毫秒量级,满足城域以太网的需求。2.针对全以太网解决方案的拥塞控制问题,设计了一种高精度低复杂度的速率控制电路。针对硬件实现,对漏桶算法进行改进后,所设计的速率控制电路具有如下优点:发送速率的调整精度高,满足IEEE 802.3ar工作组所提出的高于1%的需求;电路简单,规模小于以太网MAC电路的5%。3.针对全以太网的解决方案,提出了一种用于降低故障发生后平均延时的分布式切换方法。理论证明和仿真结果表明,分布式切换在不恶化工作树平均延时的前提下,能够明显减小网络的单链路故障下平均延时。4.针对基于现有TDM设施的解决方案,提出了一种基于帧间插的以太网到多路E1反向复接器设计方案并用FPGA进行了实现。相比已有的字节间插方案而言,帧间插方案的优点是,只要有一路E1正常工作就能实现部分数据帧的传输,从而可以用网管功能实现快速自动的故障隔离。5.从电路设计的角度,提出了一种利用异步采样电路的不确定性提高FPGA的设计安全性的方案。异步采样电路的特点是,每次上电后的输出序列都不一样,而且和温度等外界因素有关。这种不确定性将使得剽窃者每次采样到的配置数据和验证数据几乎都不一样,增加了剽窃的难度。
王丽君[8]（2008）在《基于SDH系统的以太网共享环技术实现》文中认为以太网因其简单性、易扩展性、可靠性高及成本低廉等特点,已成为普遍使用的数据网络协议,在局域网中已占主导地位。但由于其传输距离有限,不适于长途传输,并且其性能监视和故障定位能力也较弱,这对其应用造成了一定的局限性。广域网方面,同步数字体系（Synchronous Digital Hierarchy,SDH）已被证明是最为可靠和高效的技术之一,其骨干网传输速率已达到Tbps,因此SDH被希望用来承载以太网业务。在这样的需求背景下,ITU-T推出了X.86协议和草案,即EOS（Ethernet over SDH）,来实现SDH上的以太网传输。论文针对某公司622M/2.5G之SDH环网系统采用EOS与二层交换相结合的方案开发10/100Mbps以太网接口的以太网共享环模块。该622M/2.5G之SDH传输系统采用MSTP标准,主要用于交通、电力等行业专网通信和特殊场合的通信,支持各种窄带和宽带业务,其中以太网业务是其宽带业务中应用最广泛的一种。本文先给出了硬件设计总体方案,介绍了10/100M以太网共享环单板各功能模块的功能需求和对主要芯片选型分析。接着详细介绍了单板的硬件电路设计,对各主要模块设计和单板的调试测试都给出了详尽的分析和实现方法。然后说明了实现方案中的关键技术以及难点和相应的解决方案,重点讨论了EOS系统的多层次业务保护机制、单板热插拔方案、基于UPM的芯片接口访问技术、PCB板的设计过程中需要注意的电磁干扰和电磁兼容问题等。最后给出了该以太网共享环模块性能测试数据,数据表明其丢包率、吞吐量、时延等性能指标均达到了系统设计要求。我们已成功开发出10/100M以太网共享环模块,满足SDH系统应用需求,符合各项技术要求,该模块作为系统的一部分已经试运行。其设计方案对基于SDH的以太网实现具有一定的指导意义。
孔庆涛[9]（2008）在《EOS芯片的设计及FPGA验证》文中研究表明近年来,随着Internet技术的发展和宽带接入网建设的深入,数据业务流量飞速增长,已经成为电信市场的主体之一。然而,纯粹的IP网络还达不到公用传输网的可靠性要求且其建设耗资巨大。EOS（Ethernet over SDH）技术的出现,实现了数据业务在SDH网络中的高效传输,最大程度地利用了现有的网络资源。本文提出了一种切实可行的、经济有效的高集成度EOS芯片的解决方案并对其进行了FPGA验证。首先,分析了EOS芯片涉及的关键技术,并在此基础上提出了EOS芯片的总体设计方案,完成了功能定义和模块划分。然后,详细阐述了EOS芯片中100Mb/s以太网业务映射/解映射部分和1000Mb/s以太网业务映射/解映射部分的设计及时序仿真。最后,介绍了EOS芯片的FPGA实现与板级调试并给出了测试结果。测试结果表明该EOS芯片实现了以太网数据业务与传统PDH业务到SDH传输网的映射/解映射功能,同时具备性能监视能力。本文采用自顶向下（Top-Down）的设计方法,通过RTL级Verilog硬件描述语言编程完成芯片的设计。在Xilinx ISE 9.1i集成开发环境中完成设计的输入、功能仿真、逻辑综合、静态时序分析、动态时序验证以及FPGA下载配置。采用MentorGraphics公司的Modelsim进行功能仿真和时序仿真,采用Synplicity公司的Synplify Pro 8.1完成设计的逻辑综合与静态时序分析。综合考虑设计规模和各厂家FPGA器件的性能与价格,选用Xilinx公司Spartan-3E系列的XC3S500E-4FG320C器件完成了该EOS芯片的FPGA实现。将物理实现生成的下载文件写入到FPGA的E2PROM之后,采用Xilinx Spartan-3E Starter Kit开发板环境对芯片进行板级调试,进而测试该EOS芯片的性能。本文的主要贡献在于给出了一种功能完备的EOS芯片的详细设计方案,解决了EOS芯片设计中的诸多技术难题,对并行自同步净负荷扰码/解扰码电路、MII接口电路、GFP封装/解封装电路、超级块生成/解释电路进行了独创性的设计与实现。同时,文章提出了EOS芯片的两种板级调试方案。
刘方楠,孙力军,白瑶晨[10]（2007）在《EoS的原理及其关键技术》文中指出首先简要地叙述了EoS系统的原理结构,接着着重阐述了这一系统的几种关键技术,如EoS的帧映射、级联、带宽动态分配和接口电路设计技术,最后对EoS技术发展前景作了展望。
二、基于LAPS的EOS接口发送电路的设计与仿真（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、基于LAPS的EOS接口发送电路的设计与仿真（论文提纲范文）
（1）单片雷击防护电路设计及优化（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 课题背景及意义 |
| 1.2 国内外研究现状和发展态势 |
| 1.3 本论文主要工作与内容安排 |
| 第二章 雷击防护电路设计 |
| 2.1 基本雷击防护电路与器件 |
| 2.1.1 三级雷击防护电路结构 |
| 2.1.2 雷击防护电路设计方案 |
| 2.1.3 常用的TVS管器件结构 |
| 2.2 可集成雷击防护电路设计指标 |
| 2.3 本章小结 |
| 第三章 可集成雷击防护电路及器件设计 |
| 3.1 高压多晶硅制备工艺 |
| 3.1.1 工艺流程 |
| 3.1.2 参数优化 |
| 3.2 集成TVS管设计 |
| 3.2.1 免闩锁的器件设计方案 |
| 3.2.2 集成SCR管设计 |
| 3.3 本章小结 |
| 第四章 高速接口雷击浪涌防护器件设计 |
| 4.1 超低电容TVS设计方法与现状 |
| 4.2 器件结构参数设计 |
| 4.2.1 架构及工艺仿真 |
| 4.2.2 版图设计 |
| 4.3 测试结果 |
| 4.3.1 wafer测试 |
| 4.3.2 系统级测试 |
| 4.4 本章小结 |
| 第五章 总结与展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（2）便携式生化传感器高精度检测技术研究与系统实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 研究背景和意义 |
| 1.2 国内外发展现状 |
| 1.3 本文的主要工作 |
| 第2章 光寻址电位传感器(LAPS)工作原理及检测方法 |
| 2.1 LAPS的结构和工作原理 |
| 2.1.1 LAPS的结构 |
| 2.1.2 LAPS的工作原理 |
| 2.1.3 LAPS基本电路模型 |
| 2.2 LAPS的输出电流检测方法 |
| 2.2.1 幅值检测法 |
| 2.2.2 相位检测法 |
| 2.2.3 两种检测方法的对比 |
| 2.3 本章小结 |
| 第3章 LAPS输出电流高精度检测技术研究 |
| 3.1 LAPS的光电流信号影响因素分析 |
| 3.2 正交相位检波高精度检测原理 |
| 3.3 正交相位检波高精度检测实现 |
| 3.3.1 正交相位检波检测技术的软件实现 |
| 3.3.2 正交相位检波检测技术的硬件实现 |
| 3.4 本章小结 |
| 第4章 基于LAPS的生化传感电路系统设计 |
| 4.1 系统架构 |
| 4.2 基于数据采集卡的生化传感电路系统设计 |
| 4.2.1 基于传统检测技术的生化传感电路系统 |
| 4.2.2 基于正交相位检波检测技术的生化传感电路系统 |
| 4.3 生化传感电路系统的设计结果与对比分析 |
| 4.3.1 LAPS的选择识别特性 |
| 4.3.2 LAPS的频率响应 |
| 4.3.3 LAPS的静态特性 |
| 4.3.4 光照强度对LAPS检测结果的影响 |
| 4.3.5 检测精度及其它检测结果 |
| 4.4 本章小结 |
| 第5章 便携式生化传感电路系统设计 |
| 5.1 便携式生化传感电路系统架构 |
| 5.2 关键模块电路设计 |
| 5.2.1 最小系统的设计 |
| 5.2.2 偏置电压控制电路 |
| 5.2.3 电源管理电路 |
| 5.2.4 信号发生电路 |
| 5.2.5 光源控制电路 |
| 5.2.6 数据采集电路 |
| 5.2.7 结果显示电路 |
| 5.3 便携式生化传感电路系统软件部分设计 |
| 5.4 测试结果与分析 |
| 5.5 本章小结 |
| 第6章 结论与展望 |
| 6.1 工作总结 |
| 6.2 工作展望 |
| 参考文献 |
| 附录 |
| 攻读学位期间取得的研究成果 |
| 致谢 |
（3）基于资源虚拟化区块链平台的列控密钥管理系统设计与实现（论文提纲范文）
| 致谢 |
| 摘要 |
| ABSTRACT |
| 1 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 列控系统通信协议 |
| 1.2.2 密钥管理关键技术 |
| 1.2.3 基于区块链的分布式认证技术 |
| 1.2.4 研究现状总结 |
| 1.3 论文研究内容及主要框架 |
| 2 区块链基本原理与资源虚拟化区块链平台的部署 |
| 2.1 区块链基本概念 |
| 2.1.1 区块 |
| 2.1.2 智能合约 |
| 2.1.3 共识机制 |
| 2.2 常用区块链简介 |
| 2.2.1 比特币 |
| 2.2.2 以太坊 |
| 2.2.3 EOS |
| 2.3 资源虚拟化区块链平台部署 |
| 2.3.1 平台搭建 |
| 2.3.2 资源虚拟化的实现 |
| 2.4 本章小结 |
| 3 基于区块链的分布式密钥管理系统设计与实现 |
| 3.1 密钥管理系统框架 |
| 3.2 密钥管理智能合约的算法与编译 |
| 3.2.1 智能合约的算法 |
| 3.2.2 智能合约的编译 |
| 3.3 密钥管理智能合约的部署与执行 |
| 3.3.1 智能合约的部署 |
| 3.3.2 智能合约的执行 |
| 3.4 密钥管理的前端设计与实现 |
| 3.5 本章小结 |
| 4 列控系统通信协议及其与分布式密钥管理系统的接口设计与实现 |
| 4.1 通信协议的设计与实现 |
| 4.1.1 通信协议的格式 |
| 4.1.2 通信协议的算法与实现 |
| 4.2 接口的设计与实现 |
| 4.2.1 接口设计原理 |
| 4.2.2 接口软件的算法与实现 |
| 4.3 协议的性能测试软件实现 |
| 4.3.1 认证及转发时延测试 |
| 4.3.2 交易时延测试 |
| 4.4 本章小结 |
| 5 基于Kubernetes的资源虚拟化区块链平台设计与实现 |
| 5.1 Kubernetes简介 |
| 5.1.1 概述 |
| 5.1.2 Kubernetes平台架构 |
| 5.2 Kubernetes云平台的实现 |
| 5.2.1 区块链云平台框架 |
| 5.2.2 Kubernetes云平台的部署 |
| 5.3 资源虚拟化区块链在Kubernetes平台的部署 |
| 5.3.1 部署准备 |
| 5.3.2 配置Pod |
| 5.3.3 资源虚拟化区块链云节点的部署 |
| 5.4 本章小结 |
| 6 总结和展望 |
| 6.1 结论 |
| 6.2 展望 |
| 参考文献 |
| 图索引 |
| 表索引 |
| 作者简历及攻读硕士/博士学位期间取得的研究成果 |
| 学位论文数据集 |
（4）基于FPGA的EoS系统中帧处理的改进与实现（论文提纲范文）
| 0 引言 |
| 1 系统设计 |
| 1.1 设计概述 |
| 1.2 系统具体设计方案 |
| 2 关键技术的实现及仿真分析 |
| 2.1 MAC帧的接收与缓存 |
| 2.2 LAPS控制模块 |
| 2.2.1 LAPS帧封装 |
| 2.2.2 LAPS帧解封装 |
| 2.3 时钟提取及E1线路编解码 |
| 2.3.1 时钟提取 |
| 2.3.2 E1线路编解码 |
| 3 结束语 |
（5）基于EoS系统ASIC芯片中数据处理模块的验证方法研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 概述 |
| 1.1 引言 |
| 1.2 芯片验证研究现状 |
| 1.3 研究成果及意义 |
| 1.4 本课题的主要工作 |
| 1.5 论文章节安排 |
| 第二章 EoS 技术简介 |
| 2.1 EoS 芯片结构 |
| 2.2 GFP 技术 |
| 2.3 HDLC/LAPS 技术 |
| 2.4 DP 规格 |
| 第三章 DP 验证策略 |
| 3.1 验证技术演进 |
| 3.2 验证环节 |
| 3.2.1 基本验证阶段 |
| 3.2.2 验证环节确定 |
| 3.3 验证环境架构 |
| 3.3.1 验证环境系统架构 |
| 3.3.2 验证环境组件介绍 |
| 3.4 验证方法 |
| 3.4.1 验证方法概述 |
| 3.4.2 基于覆盖率驱动的随机验证 |
| 3.5 验证语言和仿真器 |
| 3.5.1 E 语言验证环境层次结构简介 |
| 3.5.2 SPECMAN E 与ncsim 仿真器的交互 |
| 3.5.3 SPECMAN E 运行过程 |
| 第四章 IT 验证方案和验证结果 |
| 4.1 测试点分解和测试用例规划 |
| 4.2 Testbench 总述 |
| 4.3 配置通道激励设计 |
| 4.4 数据通道激励设计 |
| 4.4.1 VCP 侧的数据生成 |
| 4.4.2 FCP 侧的数据生成 |
| 4.5 BFM 设计 |
| 4.5.1 VCP 侧上行 BFM |
| 4.5.2 VCP 侧下行BFM |
| 4.5.3 FCP 侧上行BFM |
| 4.6 monitor 设计 |
| 4.6.1 VCP 侧下行monitor |
| 4.6.2 VCP 侧上行monitor |
| 4.6.3 FCP 侧monitor |
| 4.7 RM 设计 |
| 4.8 SCB 设计 |
| 4.9 功能覆盖设计 |
| 4.10 验证结果 |
| 4.10.1 测试用例通过情况 |
| 4.10.2 代码覆盖率结果 |
| 4.10.3 功能覆盖率结果 |
| 第五章 软硬件协同验证 |
| 5.1 软硬件协同开发验证介绍 |
| 5.2 软硬件协同验证平台介绍 |
| 5.2.1 平台架构和工作原理 |
| 5.2.2 平台安装和接口环境介绍 |
| 5.2.3 软件环境更新 |
| 5.2.4 MPI_BFM 实现 |
| 5.2.5 平台运行 |
| 5.3 协同验证 |
| 第六章 综合、STA、后仿真 |
| 6.1 综合 |
| 6.1.1 基本概念和流程 |
| 6.1.2 综合脚本 |
| 6.1.3 综合报告分析 |
| 6.2 STA |
| 6.2.1 基本概念 |
| 6.2.2 STA 流程 |
| 6.2.3 STA 报告分析 |
| 6.3 后仿真 |
| 6.3.1 基本概念和流程 |
| 6.3.2 后仿环境准备 |
| 6.3.3 SDF 介绍 |
| 6.3.4 告警分析和问题定位 |
| 6.3.5 后仿真效率提升总结 |
| 第七章 结论与展望 |
| 致谢 |
| 参考文献 |
| 个人简介 |
| 攻硕期间的研究成果 |
（6）EoS中GFP封装与解封装模块的设计（论文提纲范文）
| 中文摘要 |
| ABSTRACT |
| 英文缩略词 |
| 第一章 绪论 |
| 1.1 选题背景 |
| 1.2 课题的提出 |
| 1.3 论文的内容安排 |
| 第二章 EoS技术及以太网封装协议的分析与比较 |
| 2.1 SDH原理简介 |
| 2.1.1 SDH主要特点 |
| 2.1.2 SDH帧结构 |
| 2.2 EoS技术 |
| 2.2.1 EoS概述 |
| 2.2.2 EoS系统中的关键技术 |
| 2.2.2.1 通用成帧规程(GFP) |
| 2.2.2.2 虚级联技术(VCAT) |
| 2.2.2.3 链路容量调整机制(LCAS) |
| 2.2.2.4 多协议标签交换(MPLS) |
| 2.2.2.5 弹性分组环(RPR) |
| 2.3 以太网封装协议的比较与分析 |
| 2.3.1 PPP/HDLC封装方式 |
| 2.3.2 LAPS封装方式 |
| 2.3.3 GFP封装方式 |
| 2.3.3.1 GFP帧结构 |
| 2.3.3.2 GFP帧定位算法 |
| 2.3.4 三种封装协议的分析与比较 |
| 第三章 EoS系统中GFP的设计方案 |
| 3.1 EoS系统的划分 |
| 3.1.1 SDH功能 |
| 3.1.2 以太网透传功能 |
| 3.1.3 以太网二层交换功能 |
| 3.1.4 以太环网功能 |
| 3.1.5 多协议标签交换(MPLS)功能 |
| 3.1.6 弹性分组环(RPR)功能 |
| 3.2 GFP封装与解封装的整体设计 |
| 3.2.1 GFP封装/解封装原理 |
| 3.2.2 GFP在EoS系统中的位置 |
| 3.2.3 GFP封装电路设计 |
| 3.2.4 GFP解封装电路的设计 |
| 3.3 设计方案及开发环境介绍 |
| 第四章 GFP封装与解封装电路的设计与验证 |
| 4.1 GFP封装电路的设计与验证 |
| 4.1.1 客户数据生成器 |
| 4.1.1.1 核心报头产生模块 |
| 4.1.1.2 CRC电路设计 |
| 4.1.2 客户管理帧生成器 |
| 4.1.3 空闲帧生成器 |
| 4.1.4 帧复用器 |
| 4.1.5 GFP封装控制器 |
| 4.1.6 帧扰码器 |
| 4.1.7 GFP封装电路的CPU接口设计 |
| 4.2 GFP解封装电路的设计与验证 |
| 4.2.1 核心报头解扰码 |
| 4.2.2 帧定位器 |
| 4.2.2.1 工作原理及仿真 |
| 4.2.2.2 单比特检错纠错模块的设计 |
| 4.2.3 帧解扰码模块 |
| 4.2.4 帧解复用器 |
| 4.2.5 数据帧处理器 |
| 4.2.6 解封装模块的CPU接口设计 |
| 4.3 综合实现 |
| 第五章 总结及展望 |
| 5.1 论文的主要工作总结 |
| 5.2 前景与展望 |
| 参考文献 |
| 致谢 |
| 攻读学位期间发表的学术论文 |
| 学位论文评阅及答辩情况表 |
（7）城域以太网若干关键问题研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 主要符号对照表 |
| 第1章 引言 |
| 1.1 城域以太网概述 |
| 1.2 城域以太网的传输技术 |
| 1.2.1 全以太网的解决方案 |
| 1.2.2 基于VPLS 的解决方案 |
| 1.2.3 基于现有TDM 设施的解决方案 |
| 1.3 全以太网的城域网解决方案 |
| 1.3.1 以太网技术的发展 |
| 1.3.2 以太网的故障恢复机制 |
| 1.3.3 以太网的QoS 机制 |
| 1.4 以太网到多路E1 反向复接技术 |
| 1.5 论文主要内容和结构安排 |
| 第2章 基于自保护生成树的城域以太网故障恢复方案 |
| 2.1 本章引言 |
| 2.2 网络建模和符号定义 |
| 2.3 基于SST 的单链路故障处理方案 |
| 2.3.1 处理单链路故障的自保护生成树构建算法 |
| 2.3.2 故障恢复机制BLRM |
| 2.4 基于SST 的单节点故障处理方案 |
| 2.4.1 将BLRM 应用到节点故障的情况 |
| 2.4.2 处理单节点故障的自保护生成树构建算法 |
| 2.4.3 方案的拓扑要求 |
| 2.5 故障恢复时间评估 |
| 2.5.1 故障恢复过程分析 |
| 2.5.2 仿真结果和分析 |
| 2.5.3 相关工作比较 |
| 2.6 基于BLRM 的链路负载均衡机制 |
| 2.7 基于多SST 的城域以太网体系结构 |
| 2.7.1 多SST 情况下的BLRM 替换 |
| 2.7.2 SST 构建算法的进一步讨论 |
| 2.7.3 SST 和其他生成树共存的讨论 |
| 2.8 本章小结 |
| 第3章 城域以太网拥塞控制中的速率控制电路设计 |
| 3.1 本章引言 |
| 3.2 以太网拥塞控制机制研究现状 |
| 3.2.1 逐跳拥塞控制的系统模型 |
| 3.2.2 IEEE 802.3x PAUSE 帧拥塞控制机制 |
| 3.2.3 PAUSE 功能扩展方案 |
| 3.2.4 IEEE 802.3ar 以太网拥塞管理工作组 |
| 3.2.5 城域以太网逐跳拥塞控制机制的特点 |
| 3.3 高精度速率控制电路设计 |
| 3.3.1 速率控制电路的重要性 |
| 3.3.2 经典漏桶算法在硬件实现中所遇到的问题 |
| 3.3.3 便于硬件实现的漏桶算法 |
| 3.3.4 设计实现 |
| 3.3.5 系统测试 |
| 3.3.6 参数讨论 |
| 3.4 本章小结 |
| 第4章 城域以太网故障恢复方案中的 QoS 问题 |
| 4.1 本章引言 |
| 4.2 相关研究工作 |
| 4.3 利用分布式切换降低故障发生后的平均延时 |
| 4.3.1 单故障恢复树介绍 |
| 4.3.2 单链路故障下平均延时的定义 |
| 4.3.3 修改后的树构建算法 |
| 4.3.4 分布式切换 |
| 4.3.5 仿真结果和性能分析 |
| 4.4 本章小结 |
| 第5章 基于帧间插的以太网到多路E1 反向复接器设计 |
| 5.1 本章引言 |
| 5.2 帧间插和字节间插方案的比较 |
| 5.3 基于帧间插的以太网到多路E1 反向复接器设计 |
| 5.3.1 反向复接器实验板设计 |
| 5.3.2 LAPS 简介 |
| 5.3.3 系统方案——LAPS 模块复用技术 |
| 5.3.4 SDRAM 控制器设计 |
| 5.4 硬件实现和性能分析 |
| 5.5 利用异步采样电路提高FPGA 的设计安全性 |
| 5.5.1 FPGA 设计安全性综述 |
| 5.5.2 异步采样电路 |
| 5.5.3 利用异步采样电路提高FPGA 设计安全性的方案 |
| 5.5.4 安全性分析 |
| 5.6 本章小结 |
| 第6章 结论 |
| 6.1 论文总结 |
| 6.2 未来展望 |
| 参考文献 |
| 致谢 |
| 个人简历、在学期间发表的学术论文与研究成果 |
（8）基于SDH系统的以太网共享环技术实现（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 引言 |
| 1.2 国内外研究、开发概况及展望 |
| 1.3 课题研究意义和章节安排 |
| 1.4 本章小结 |
| 2 系统总体设计和板级功能划分 |
| 2.1 SDH 多业务平台引领城域网的发展 |
| 2.2 各模块在SDH 系统中的作用 |
| 2.3 10/100M 以太网共享环模块概述 |
| 2.4 本章小结 |
| 3 10/100M 以太网共享环模块的总体设计 |
| 3.1 10/100M 以太网共享环模块的主要功能 |
| 3.2 单板设计原理框图 |
| 3.3 数据流向图 |
| 3.4 EOS 模块 |
| 3.5 以太网接入模块 |
| 3.6 处理器模块 |
| 3.7 电源模块 |
| 3.8 本章小结 |
| 4 10/100M 以太网共享环模块重点功能设计 |
| 4.1 硬件总体设计 |
| 4.2 EOS 功能模块设计 |
| 4.3 以太网二层交换功能模块设计 |
| 4.4 热插拔电路设计 |
| 4.5 调试与功能测试 |
| 4.6 本章小结 |
| 5 单板实现难点及解决方案 |
| 5.1 SDH 系统保护机制 |
| 5.2 SWITCH 芯片的调试 |
| 5.3 PCB 板设计 |
| 5.4 本章小结 |
| 6 性能测试指标 |
| 6.1 丢包率测试 |
| 6.2 吞吐量测试 |
| 6.3 背靠背测试 |
| 6.4 时延测试 |
| 6.5 本章小结 |
| 7 总结及展望 |
| 7.1 全文总结 |
| 7.2 展望 |
| 致谢 |
| 参考文献 |
（9）EOS芯片的设计及FPGA验证（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 选题背景 |
| 1.2 课题的提出 |
| 1.3 论文的内容安排 |
| 第二章 EOS技术综述 |
| 2.1 EOS技术定位 |
| 2.2 EOS芯片涉及的关键技术 |
| 2.2.1 以太网技术 |
| 2.2.2 同步数字体系(SDH)技术 |
| 2.2.3 虚级联(VCAT)技术 |
| 2.2.4 链路容量调整机制(LCAS)技术 |
| 2.2.5 通用成帧规程(GFP)技术 |
| 第三章 EOS芯片的总体设计 |
| 3.1 EOS芯片的功能模型 |
| 3.1.1 SDH功能 |
| 3.1.2 以太网透明传输功能 |
| 3.1.3 以太网二层交换功能 |
| 3.1.4 以太环网功能 |
| 3.2 EOS芯片的总体设计方案 |
| 3.3 EOS芯片的FPGA设计流程 |
| 第四章 100Mb/s Ethernet over SDH的设计与时序仿真 |
| 4.1 并行处理技术 |
| 4.1.1 并行CRC计算模块 |
| 4.1.2 并行扰码/解扰码模块 |
| 4.2 100Mb/s以太网接口模块 |
| 4.3 GFP封装模块 |
| 4.3.1 封装控制模块 |
| 4.3.2 客户数据帧生成模块 |
| 4.3.3 客户管理帧生成模块 |
| 4.3.4 空闲帧生成模块 |
| 4.3.5 帧多路复用模块 |
| 4.3.6 GFP扰码模块 |
| 4.4 GFP解封装模块 |
| 4.4.1 GFP帧同步模块 |
| 4.4.2 GFP净负荷解扰码模块 |
| 4.4.3 净负荷信息提取模块 |
| 4.5 SDH低阶虚级联处理模块 |
| 4.6 CPU接口模块 |
| 第五章 1000Mb/s Ethernet over SDH的设计与时序仿真 |
| 5.1 GFP-T客户数据帧中超级块数目N的确定 |
| 5.2 1000Mb/s以太网接口模块 |
| 5.2.1 8B/10B编码模块 |
| 5.2.2 8B/10B解码模块 |
| 5.3 超级块生成/解释模块 |
| 5.3.1 超级块生成模块 |
| 5.3.2 超级块解释模块 |
| 5.4 SDH高阶虚级联处理模块 |
| 第六章 EOS芯片的FPGA实现与板级调试 |
| 6.1 EOS芯片的FPGA实现 |
| 6.2 亚稳态问题的分析与处理 |
| 6.3 EOS芯片的板级调试 |
| 6.3.1 自环调试 |
| 6.3.2 在线调试 |
| 6.4 测试结果 |
| 结束语 |
| 参考文献 |
| 致谢 |
| 攻读学位期间发表的学术论文 |
| 学位论文评阅及答辩情况表 |
（10）EoS的原理及其关键技术（论文提纲范文）
| 0 引言 |
| 1 EoS系统的原理 |
| 2 EoS系统的关键技术 |
| 2.1 EoS系统的帧映射技术 |
| 2.1.1 LAPS |
| 2.1.2 GFP |
| 2.2 级联、虚级联和链路容量调整 |
| 2.3 EoS接口电路设计 |
| 3 结语 |
四、基于LAPS的EOS接口发送电路的设计与仿真（论文参考文献）
- [1]单片雷击防护电路设计及优化[D]. 童成伟. 电子科技大学, 2021(01)
- [2]便携式生化传感器高精度检测技术研究与系统实现[D]. 闫晓光. 西安邮电大学, 2020(02)
- [3]基于资源虚拟化区块链平台的列控密钥管理系统设计与实现[D]. 熊寒. 北京交通大学, 2020(03)
- [4]基于FPGA的EoS系统中帧处理的改进与实现[J]. 彭煜,黄红斌,刘伟平,陈舜儿. 光通信技术, 2012(03)
- [5]基于EoS系统ASIC芯片中数据处理模块的验证方法研究[D]. 代学秋. 电子科技大学, 2010(03)
- [6]EoS中GFP封装与解封装模块的设计[D]. 马骞. 山东大学, 2009(04)
- [7]城域以太网若干关键问题研究[D]. 陈文涛. 清华大学, 2009(02)
- [8]基于SDH系统的以太网共享环技术实现[D]. 王丽君. 华中科技大学, 2008(05)
- [9]EOS芯片的设计及FPGA验证[D]. 孔庆涛. 山东大学, 2008(01)
- [10]EoS的原理及其关键技术[J]. 刘方楠,孙力军,白瑶晨. 通信技术, 2007(07)